Во-первых, теперь с контроллерами памяти на процессоре это гораздо более неактуально, процессор теперь подключен напрямую к памяти, и поэтому частоты FSB -> Northbridge -> Memory имеют гораздо меньшее значение, так как частота контроллера памяти CPU такая же, как и у памяти частота.
Обычно, хотя на северном мосту будет небольшой буфер для запросов памяти, но также есть контрольные линии между ЦП и северным мостом (или, в последнее время, между ЦП и памятью), которые представляют собой строки "Готовность к данным", которые указывают, когда данные были получены по северному мосту и теперь готов к передаче в процессор. Эти типы линий управления похожи на модем, который использует механизм RTS/CTS (Ready-To-Send/Clear-To-Send), чтобы показать, что данные готовы и что получатель готов к отправке.
Из-за этих линий управления и небольших буферов фактические частоты каждой линии связи между различными компонентами могут быть разными. Память и контроллер могут поддерживать одну скорость, затем северный мост передает данные в ЦП с другой скоростью.