Связь между процессором и северным мостом на разных тактовых частотах?

Question

Мне интересно узнать, как процессор передает данные на периферию, и наткнулся на статью в Википедии о ФСБ. Хотя он, вероятно, немного устарел по сравнению с современными системами, мой вопрос все еще применим:

Как процессор взаимодействует с северным мостом через FSB, когда процессор и FSB используют разные тактовые частоты?

Это даже можно спросить для всех периферийных устройств на самом деле - как происходит передача данных между ними, когда они работают на разных тактовых частотах? Есть ли у них что-то вроде линии сваливания, которая включается, когда данные не готовы?

Answer 1

Между процессором и другими компонентами имеются буферы. Эти буферы имеют одну сторону, которая работает на скорости процессора, и одну сторону, которая работает на скорости устройства.

Буфер записи ЦП является одним из примеров такого буфера, обычно адаптирующего скорость ЦП к скорости его кэшей. Подобные буферы адаптируются между кешами и основной памятью.