У меня есть следующее оборудование:
- P35-DS3L с поддержкой FSB 333/266/200 МГц, с четверной накачкой. Четыре двухканальных слота.
- E2180 в настоящее время @ 2,00 ГГц (200,00x10)
Я планирую поднять ФСБ до 266,66.
Это моя визуализация блок-схемы:
------------------------
--> |[64-bit]2x SDRAM DIMMs|
----- ----------------------------------------------------- / ------------------------
|CPU| <-- FSB [64-bit]--> |Northbridge (Intel P35): Memory Controller[128-bit]| <-- Memory I/O Bus ---
----- ----------------------------------------------------- \ ------------------------
--> |[64-bit]2x SDRAM DIMMs|
------------------------
Соответствие памяти с использованием полосы пропускания
У меня были проблемы с учётом несоответствия между частотами шины FSB и шины ввода-вывода памяти, пока я не нашел этот элегантный ответ, предлагающий сопоставить полосу пропускания вместо частоты.
bandwidth = [bus clock] * [data rate] * [data width] / 8
Полоса пропускания на стороне FSB (с четырьмя накачками):
FSB@200.00MHz = 200.00 * 4 (for quad-pumped) * 64 / 8 = 6400 MB/s
FSB@266.66MHz = 266.66 * 4 (for quad-pumped) * 64 / 8 = 8533 MB/s
Теперь для соответствия этой пропускной способности на стороне памяти для одного модуля DIMM:
FSB@200.00MHz = DDR2-800 : 400.00 * 2 * 64 / 8 = 6400 MB/s
FSB@266.66MHz = DDR2-1066 : 533.33 * 2 * 64 / 8 = 8533 MB/s
Теперь, чтобы соответствовать этой пропускной способности на стороне памяти для двухканального:
FSB@200.00MHz = DDR2-400 : 200.00 * 2 * 64 / 8 * 2 (for dual channel) = 6400 MB/s
FSB@266.66MHz = DDR2-533 : 266.66 * 2 * 64 / 8 * 2 (for dual channel) = 8533 MB/s
Однако теперь нет никакой гарантии, что запросы памяти будут равномерно распределены между обоими каналами. Каждый запрос к контроллеру памяти в двухканальной компоновке может иметь преимущество, начиная с [1..2]. Например, при FSB @ 200,00 МГц и двух модулях DIMM DDR2-400 в отдельных каналах, если ЦП запрашивает 64 бита данных только из канала 1 (ни одного из канала 2), тогда этот конкретный запрос потребуется путем выполнения более двух передач. ,
Поэтому я делаю вывод о покупке двух модулей DIMM DDR2-1066 SDRAM в ожидании разгона FSB до 266,66 МГц. Это правильно?
Конечно, учитывая шансы 50/50 (то есть линейную эффективность двух каналов), более быстрая ОЗУ обеспечивает уменьшающуюся отдачу, особенно по сравнению с $$. И, может быть, процессор всегда способен группировать запросы памяти, чтобы всегда наиболее эффективно использовать двойные каналы, и в этом случае мне следует вместо этого приобрести два модуля DIMM DDR2-533 в ожидании разгона FSB до 266,66 МГц? Или это правильно?
Согласование памяти с использованием частоты
Как бы я выполнил тот же расчет, сопоставив частоты вместо ширины полосы? Статья в Википедии о разделителях памяти дает пример, который я не понимаю.
Делитель памяти обозначает отношение частоты FSB к частоте шины ввода-вывода памяти. Если, согласно статье, FSB работает на частоте 200 МГц с делителем памяти 1:1, то шина ввода-вывода памяти также работает на частоте 200 МГц. Затем в статье утверждается, что это совместимо с DDR2-800 SDRAM. Зачем? DDR2-800 SDRAM работает на частоте 400 МГц, а не 200 МГц.
Мое рабочее предположение состоит в том, что разделитель памяти обозначает только отношение эффективных (не фактических) частот. Например, FSB с четырьмя накачками 200 МГц имеет эффективную скорость передачи данных 800 МГц. Двойная скорость передачи данных при 400 МГц имеет эффективную скорость передачи данных также 800 МГц. Это подразумевает, что шина ввода-вывода памяти фактически работает на частоте 400 МГц, и этот факт не учитывается в соотношении делителей памяти. Это правильно?
Из того, что я понял, буфер предварительной выборки ОЗУ также совершенно не имеет значения для этого обсуждения. Буфер предварительной выборки полностью встроен в модули DIMM: он позволяет тактовой частоте внутренней памяти работать на половине тактовой частоты шины ввода-вывода памяти без снижения пропускной способности.