Это мое предположение правильно, если я скажу, что двойной сбой может и должен произойти только в режиме ядра процессора (или кольцо 0 для x86), когда происходит какое-либо исключение (синхронное), и никогда больше?
Если ответ «да», в более новых процессорах, которые совместимы со старыми, мы не можем использовать в коде, который выполняется в режиме ядра, уже определенные инструкции (в более новых процессорах), если мы хотим сохранить эту совместимость по причине неопределенной инструкции исключение, правильно? И еще один вопрос. Если процессор выполняет код, работающий в режиме ядра, он должен быть представлен в памяти по причине сбоя страницы, не так ли?
И моя дополнительная мысль. Есть ли какие-то преимущества от того, что он будет реализован "внутренний бит разрешения INT" в регистре состояния, который будет автоматически установлен и очищен при возникновении прерывания / исключения и его возврате, и если исключение случится, HW читает этот бит и, если установлено, он переходит к адрес обработчика исключений, иначе он переходит к двойному обработчику ошибок?
Если это зависит от архитектуры / ОС, я выбираю Linux на MIPS.
Извините за мой английский.