Как можно использовать модуль RAM, который работает на более высокой тактовой частоте, чем тот, который поддерживается MMU?

Question

Я помню много лет назад, когда Intel наконец переместила блок управления памятью с северного моста в сам процессор в своих новых архитектурах Pentium и Core. Когда я собирал один из моих предыдущих ПК, я позвонил в Intel, чтобы спросить, какую память мне следует использовать. Представитель объяснил мне, что максимальная скорость передачи данных в памяти ограничена блоком управления памятью, который находится внутри процессора (должно быть 1333 МГц или что-то в этом роде).

Это имело смысл и убедило меня в том, что не должно быть возможности превысить максимальную скорость ОЗУ, указанную ЦП, без каких-либо аппаратных средств или скачков напряжения, которые вызывают серьезную нестабильность. В настоящее время, когда я просматриваю такие сайты, как pcpartpicker, где люди демонстрируют свои последние компьютерные сборки, почти все, кажется, разгоняют свою оперативную память.

Я не понимаю, как кремнию удается синхронизировать ввод-вывод ОЗУ, если он рассчитан на определенную скорость передачи данных. Я просматривал множество онлайн-постов и уроков по разгону памяти. Все они заполнены страницами и страницами анекдотов и мнений. Никто из них не разбирается в технических деталях протокола связи между DRAM и MMU в процессоре и того, как именно на него влияет изменение тактовой частоты битов DRAM.

Поэтому я подумал спросить здесь:

Каковы электронные принципы разгона памяти и как она работает? Как можно использовать модуль RAM, который работает на более высокой тактовой частоте, чем тот, который поддерживается MMU?

Answer 1

Похоже, что это вопрос проектирования очень большой интеграции (VLSI).

Когда Intel разрабатывает логику для контроллера памяти, они задают программным инструментам временные ограничения или нижние пределы для того, насколько быстрой должна быть логика. Эти инструменты генерируют схему и компоновку, которая в худшем случае соответствует требованиям синхронизации. Synopsis Design Compiler является распространенным инструментом, который делает это. Эти инструменты преобразуют код в транзисторную логику (синтез), кладут транзисторы на теоретическую матрицу (место) и соединяют транзисторы вместе (маршрут). После того, как инструмент сделает это, он проверяет, насколько «хорош» его дизайн, выполняя статический анализ синхронизации. Он будет измерять, сколько времени потребуется каждой части схемы, чтобы распространить изменение своих входов на изменение своих выходов. Это должно быть быстрее, чем тактовый цикл, иначе расчет в текущем цикле не будет завершен до начала следующего цикла. Когда логика слишком медленная, процессор быстро повреждает себя, сохраняя неверные / неполные результаты от одного такта к следующему. Статический анализ гарантирует, что это не может произойти. Он создаст наихудший сценарий для каждой цепи и вызовет редизайн, если временные ограничения не будут выполнены. Когда Intel говорит, что максимальная скорость контроллера памяти составляет 1333 МГц, это означает, что контроллер памяти будет работать по крайней мере на этой частоте, гарантировано.

Разгон работает, потому что мы изменяем факторы, которые входят в расчет статического анализа. В некоторой степени мы можем разогнать просто, увеличив тактовую частоту и не изменяя никаких факторов. Мы используем любую доступную временную задержку: накладные расходы, запасы ошибок и нацеливание на участки схемы, которые уже намного быстрее, чем тактовый цикл. Если нам повезет, наша рабочая нагрузка никогда не столкнется с «худшим сценарием». Мы не можем пойти очень далеко, просто увеличив тактовую частоту. Как вы могли заметить, когда вы устанавливаете профиль XMP, напряжение контроллера памяти также увеличивается. Это изменит производительность логики в цепи. Более высокое напряжение уменьшает время, необходимое транзисторам для изменения состояния, проталкивая больший ток через любые сопротивления в цепи. Увеличивая напряжение, мы можем поддерживать более быструю память. Обычно это работает для нескольких уровней памяти быстрее, чем предполагается «максимальным» значением, указанным Intel.

С памятью, в частности, материнская плата также может быть очень важной. Если вы посмотрите на материнскую плату возле слотов памяти, вы заметите, что все провода вьющиеся и волнистые. Это потому, что провода должны быть одинаковой длины. Если бы провода были разной длины, то данные по каждому проводу для каждого такта были бы перепутаны. DIMM или контроллер памяти будут получать биты из соседних тактовых циклов. Если вы работаете с памятью на DRR4 3800 МГц, то импульсы, проходящие по проводу, находятся на расстоянии всего 4 см друг от друга. Вот почему так же важно проверить максимальную частоту памяти производителя материнской платы. Допуск длины проводов должен быть очень строгим, чтобы поддерживать чрезвычайно высокую скорость памяти.