Intel Core 2 Quad 8200 основан на микроархитектуре Intel Core.
Рассматривая события счетчика производительности для этой микроархитектуры (глава 19.10 Руководства Intel 3), вы можете найти событие с именем L2_LD. (Core, Prefetch, Cache Line State), который читает
Это событие подсчитывает запросы чтения из кэша L2, поступающие из кэша данных L1 и средств предварительной выборки L2.
Событие может считать события:
• Для этого ядра или обоих ядер.
• В связи с запросами по требованию и запросами аппаратной предварительной выборки L2 вместе или по отдельности.
• Доступ к строкам кэша при разных состояниях MESI.
Кэш-память второго уровня - это кэш последнего уровня для Yorkfield-6M (который является ядром, реализующим микроархитектуру Core).
Глава 35.1 также подтверждает, что MSR IA32_MISC_ENABLE (1a0h) имеет бит 9 для отключения средств предварительной выборки.
Таким образом, предварительные сборщики там.
Лист данных предназначен для инженеров-электриков, он не описывает функциональность процессора, так как он слишком сложен, поэтому его стоит разделить на второй том.
Сравнительный анализ поведения внутренних процессоров, таких как предварительная выборка, довольно сложен. Предварительная выборка запускается только по определенным шаблонам.
Вам лучше измерять с помощью событий производительности запросы кэш-памяти L2 из-за предварительной выборки.
Как этого добиться, выходит за рамки этого ответа, но вы можете взглянуть на инструмент Perf .
